FLIP FLOP

INTRODUCCIÓN 

En este laboratorio se busco verificar las tablas de verdad del flip-flop D y el flip-flop JK, luego se procedió a mirar el comportamiento de estos si tanto las entradas como el reloj cambian simultáneamente.

MATERIALES

• Integrado 7476 (JK)
• Integrado 7474 (D)

PROCEDIMIENTO-DISEÑO/ESQUEMATICOS/GRAFICAS

Un flip-flop es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta característica es ampliamente utilizada para guardar información. El paso de un estado a otro se realiza variando sus entradas.

•  FLIP-FLOP TIPO D

Tiene solamente una entrada de datos y una entrada de reloj, también se denomina “flip-flop de retardo”. Cualquiera que sea el dato de la entrada, este aparecerá en la salida normal retardado un pulso del reloj 

Para verificar la tabla del flip-flop D se realizo el siguiente montaje

  

Luego se procedió a conectar la entrada de datos con la entrada del reloj de la siguiente manera:

  

Mirando en el osciloscopio la salida en Q obtuvimos el siguiente resultado:

Donde la señal azul es la del reloj y la señal naranja es la salida Q. 

Por ende, en Q’ (q negado) tendremos un 0 lógico.

•   FLIP-FLOP TIPO JK

Este flip-flop se denomina como universal ya que los demás tipos se pueden construir a partir de el. Este flip-flop cuenta con dos entradas de datos J y K , una entrada para la señal del reloj y las salidas Q y Q’

Para verificar la tabla del flip-flop JK se realizo el siguiente montaje:

Luego se procedió a conectar las entradas de datos con la entrada del reloj de la siguiente manera:

Mirando en el osciloscopio la entrada de reloj y las salidas Q y Q’ obtuvimos los siguientes resultados:

Reloj

Q

Q'

CONCLUSIONES

• Al conectar las dos entradas del flip-flop tipo JK obtenemos un flip-flop tipo T, de la misma manera, si negamos la entrada a K obtenemos un flip-flop tipo D, esto demuestra que el flip-flop tipo JK si puede considerarse un flip-flop universal
• Al conectar las dos entradas del flip-flop tipo JK a un 1 lógico, la salida de este empieza a oscilar a la frecuencia del reloj.
• El flip-flop tipo D es considerado un flip flop de retardo si es síncrono, ya que al estar condicionado por el reloj, la salida no cambiara inmediatamente cambie la entrada sino en el flanco de subida o bajada del reloj